机读格式显示(MARC)

• 000 01397nam0 2200325 450

• 001 0000893994

• 005 20190930131000.0

• 010 __ |a 978-7-121-35614-8 |d CNY58.00

• 099 __ |a CAL 012019008978

• 100 __ |a 20190118d2019 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 数字系统设计与Verilog HDL |A shu zi xi tong she ji yu Verilog HDL |f 王金明编著

• 205 __ |a 第7版

• 210 __ |a 北京 |c 电子工业出版社 |d 2019

• 215 __ |a X, 397页 |c 图 |d 26cm

• 300 __ |a 普通高等教育EDA技术规划教材

• 320 __ |a 有书目

• 330 __ |a 本书根据EDA课程教学要求，以提高数字系统设计能力为目的，系统阐述FPGA数字系统开发的相关知识，主要内容包括EDA技术概述、FPGA/CPLD器件、Verilog硬件描述语言等。全书以QuartusPrime、ModelSim软件为平台，以Verilog-1995和Verilog-2001语言标准为依据，以可综合的设计为重点，通过大量经过验证的数字设计实例，阐述数字系统设计的方法与技术，由浅入深地介绍Verilog工程开发的知识与技能。本书着眼于实用，紧密联系教学实际，实例丰富。全书深入浅出，概念清晰，语言流畅。

• 606 0_ |a 数字系统 |A shu zi xi tong |x 系统设计 |x 高等教育 |j 教材

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 计算机辅助设计 |x 数字电路 |x 高等教育 |j 教材

• 690 __ |a TP271 |v 5

• 690 __ |a TN790.2 |v 5

• 701 _0 |a 王金明 |A wang jin ming |4 编著

• 801 _0 |a CN |b NMU |c 20190118

• 905 __ |a JHUD |d TP271/106=7

• 920 __ |a 242450 |z 1

• 998 __ |a NMU