机读格式显示(MARC)
- 000 00764nam0 2200265 450
- 010 __ |a 7-115-15041-9 |d CNY32.00 (含光盘)
- 010 __ |a 7-89488-145-7 |b 光盘
- 099 __ |a CAL 012006085937
- 100 __ |a 20060901d2006 em y0chiy0121 ea
- 200 1_ |a 设计与验证 |A she ji yu yan zheng |e Verilog HDL |f 吴继华, 王诚编著
- 210 __ |a 北京 |c 人民邮电出版社 |d 2006
- 215 __ |a 228页 |c 图 |d 26cm |e 光盘1片
- 606 0_ |a VHDL语言 |A vhdl yu yan |x 程序设计
- 701 _0 |a 吴继华 |A wu ji hua |4 编著
- 701 _0 |a 王诚 |A wang cheng |4 编著
- 801 _0 |a CN |b BUPT |c 20060901
- 801 _2 |a CN |b JHUL |c 20070605
- 905 __ |a JHUL |d TP312VH/18