机读格式显示(MARC)

• 000 01422nam 2200313 450

• 001 0000640333

• 005 20081225104500.0

• 010 __ |a 978-7-118-05779-9 |d CNY33.00 (含光盘)

• 099 __ |a CAL 012008137581

• 100 __ |a 20081017d2008 ekmy0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a VHDL与Verilog HDL比较学习及建模指导 |A VHDLyu Verilog HDLbi jiao xue xi ji jian mo zhi dao |f 郑亚民, 董晓舟编著

• 210 __ |a 北京 |c 国防工业出版社 |d 2008

• 215 __ |a 240页 |c 图 |d 26cm |e 光盘1片

• 225 2_ |a 可编程逻辑器件快速进阶丛书 |A ke bian cheng luo ji qi jian kuai su jin jie cong shu

• 320 __ |a 有书目 (第238页)

• 330 __ |a 本书围绕VHDL和Verilog HDL两种硬件描述语言, 系统介绍了相关的语法、技巧和计算机辅助设计软件, 给出大量实例的综合、仿真结果和设计工程。本书的主要内容包括: VHDL的基础知识和语法、Verilog HDL的基础知识和语法、在RTL层次上利用这两种硬件描述语言进行实际建模的方法与技巧、实际设计中常见模块的实例设计, Synplify、ModelSim和Quartus2等常用软件工具的使用方法。

• 333 __ |a 本书可作为高年级本科生和研究生EDA设计方法相关课程的教材

• 410 _0 |1 2001 |a 可编程逻辑器件快速进阶丛书

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计

• 610 0_ |a VHDL |A Vhdl |a Verilog HDL

• 690 __ |a TP312 |v 4

• 701 _0 |a 郑亚民 |A zheng ya min |4 编著

• 701 _0 |a 董晓舟 |A dong xiao zhou |4 编著

• 801 _0 |a CN |b TJU |c 20081017

• 905 __ |a JHUL |d TP312/1242