机读格式显示(MARC)
- 010 __ |a 978-7-111-50316-3 |d CNY55.00
- 099 __ |a CAL 012015089642
- 100 __ |a 20150722d2015 em y0chiy50 ea
- 200 1_ |a Verilog与System Verilog编程陷阱 |A Verilog Yu System Verilog Bian Cheng Xian Jing |e 如何避免101个常犯的编码错误 |f (美) 斯图尔特·萨瑟兰, 当·米尔斯著 |d = Verilog and System Verilog gotchas |e 101 common codingErrors and how to avoid them |f Stuart Sutherland, Don Mills |g 戴成然, 高镇译 |z eng
- 210 __ |a 北京 |c 机械工业出版社 |d 2015
- 225 2_ |a 电子与嵌入式系统设计译丛 |A Dian Zi Yu Qian Ru Shi Xi Tong She Ji Yi Cong
- 306 __ |a 由Springer Science + Business Media授权出版
- 330 __ |a 本书可以帮助工程师写出更好的Verilog/SystemVerilog的设计和验证代码，书中阐述了使用Verilog和SystemVerilog语言时超过100个常见的编码错误；每一个例子都详细说明了错误的症状、错误的语言规则以及正确的编码方式。这本书能帮助数字设计工程师和验证工程师有效地识别与避免这些常见的编码错误。书中列举的这些错误许多是非常微妙的，有可能需要花费几个小时或几天的时间才能发现或调试。
- 410 _0 |1 2001 |a 电子与嵌入式系统设计译丛
- 500 10 |a Verilog and System Verilog gotchas : 101 common codingErrors and how to avoid them |A Verilog And System Verilog Gotchas : 101 Common Codingerrors And How To Avoid Them |m Chinese
- 517 1_ |a 如何避免101个常犯的编码错误 |A Ru He Bi Mian 101 Ge Chang Fan De Bian Ma Cuo Wu
- 606 0_ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan |x 程序设计
- 701 _1 |a 萨瑟兰 |A Sa Se Lan |g (Sutherland, Stuart) |4 著
- 701 _1 |a 米尔斯 |A Mi Er Si |g (Mills, Don) |4 著
- 702 _0 |a 戴成然 |A Dai Cheng Ran |4 译
- 702 _0 |a 高镇 |A Gao Zhen |4 译
- 801 _0 |a CN |b NMU |c 20150722
- 905 __ |a JHUD |d TP312VH/49