机读格式显示(MARC)

• 000 00996nam0 2200277 450

• 001 0000920500

• 005 20211025151300.0

• 010 __ |a 978-7-302-57573-3 |d CNY59.00

• 099 __ |a CAL 012021046896

• 100 __ |a 20210430d2021 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL设计实用教程 |A Verilog HDL she ji shi yong jiao cheng |f 黄海, 于斌主编

• 210 __ |a 北京 |c 清华大学出版社 |d 2021

• 215 __ |a 243页 |c 图 |d 26cm

• 330 __ |a 本书分为原理和实验两篇，共16章，包含入门简介和环境准备、模块结构与焖鸡建模、模块的实例化与层次化建模、使用仿真软件验证设计、RTL建模语法—assign、操作符与优先级、RTL建模语法—always、赋值语句和循环语句、任务与函数的使用等内容。

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计

• 690 __ |a TP312VH |v 5

• 701 _0 |a 黄海 |A huang hai |4 主编

• 701 _0 |a 于斌 |A yu bin |4 主编

• 801 _0 |a CN |b NMU |c 20210430

• 905 __ |a JHUD |d TP312VH/56

• 920 __ |a 242450 |z 1

• 998 __ |a NMU