机读格式显示(MARC)

• 000 01317cam 2200337 450

• 001 0000774756

• 005 20141128152500.0

• 010 __ |a 978-7-121-22269-6 |d CNY88.00

• 099 __ |a CAL 012014026351

• 100 __ |a 20140308d2014 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a 基于Quartus Ⅱ的数字系统Verilog HDL设计实例详解 |A ji yu Quartus Ⅱde shu zi xi tong Verilog HDL she ji shi li xiang jie |f 周润景, 姜攀编著

• 205 __ |a 第2版

• 210 __ |a 北京 |c 电子工业出版社 |d 2014

• 215 __ |a 517页 |c 图 |d 26cm

• 225 2_ |a EDA应用技术 |A EDA ying yong ji shu

• 330 __ |a 本书以语法与实例结合的方式来讲解可编程逻辑器件的设计方法, 软件开发平台为Altera公司的Quartus II 9.0 FPGA/CPLD设计软件。由浅入深地介绍了采用Quartus II进行数字系统开发的设计流程、设计思想和设计技巧。书中的例子非常丰富, 既有简单的数字逻辑电路实例, 也有复杂的数字系统设计实例。

• 410 _0 |1 2001 |a EDA应用技术

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 系统设计

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计

• 690 __ |a TP312VH |v 5

• 701 _0 |a 周润景 |A zhou run jing |4 编著

• 701 _0 |a 姜攀 |A jiang pan |4 编著

• 801 _0 |a CN |b 人天书店 |c 20140308

• 801 _2 |a CN |b PUL |c 20140711

• 905 __ |a JHUD |d TP312VH/38=2

• 920 __ |a 242450 |z 1

• 998 __ |a RTBOOK