机读格式显示(MARC)

• 000 01112nam 2200301 450

• 001 0000651347

• 005 20090209093249

• 010 __ |a 978-7-121-07990-0 |d CNY39.80

• 092 __ |C N |b WHSL第35批zk-12402

• 100 __ |a 20090206d2009 em y0chiy0121 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a 数字系统设计与Verilog HDL |A shu zi xi tong she ji yu verilog hdl |f 王金明编著

• 205 __ |a 第3版

• 210 __ |a 北京 |c 电子工业出版社 |d 2009

• 215 __ |a 333页 |c 图 |d 26cm

• 225 2_ |a EDA工具应用丛书 |A eda gong ju ying yong cong shu

• 330 __ |a 本书按照“器件—软件—设计语言”的顺序介绍数字系统设计的方法、CPLD/FPGA器件、典型的EDA设计软件和Verilog硬件描述语言，力求涵盖数字系统开发涉及的主要技术，并在内容上进行取舍，作了精心的编排。

• 333 __ |a 高年级本科生和研究生、工程技术人员

• 410 _0 |1 2001 |a EDA工具应用丛书

• 606 0_ |a 数字系统 |A shu zi xi tong |x 系统设计

• 606 0_ |a 硬件描述语言，VHDL |A ying jian miao shu yu yan vhdl |x 程序设计

• 690 __ |a TP312 |v 4

• 690 __ |a TP271 |v 4

• 701 _0 |a 王金明 |A wang jin ming |4 编著

• 801 _0 |a CN |b WHSL |c 20090223