机读格式显示(MARC)

• 000 01333cam 2200349 450

• 001 0000894079

• 005 20190930131200.0

• 010 __ |a 978-7-121-34919-5 |d CNY99.00

• 099 __ |a CAL 012018120605

• 100 __ |a 20180928d2018 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 基于Quartus Prime的FPGA/CPLD数字系统设计实例 |A Ji Yu Quartus Prime De Fpga/cpld Shu Zi Xi Tong She Ji Shi Li |f 周润景, 南志贤, 张玉光编著

• 205 __ |a 第4版

• 210 __ |a 北京 |c 电子工业出版社 |d 2018

• 215 __ |a 468页 |c 图 |d 26cm

• 225 2_ |a EDA应用技术 |A Eda Ying Yong Ji Shu

• 320 __ |a 有书目

• 330 __ |a 本书以Altera公司全新推出的Quartus Prime16.1为设计平台，结合大量的实例来介绍基于FPGA/CPLD数字系统的设计方法。书中的例子包含了简单的数字逻辑电路实例、数字系统设计实例及复杂的数字控制系统设计实例，由浅入深地介绍了采用Quartus Prime16.1进行数字系统开发的设计流程、设计思想和设计技巧。

• 410 _0 |1 2001 |a EDA应用技术

• 606 0_ |a 可编程序逻辑阵列 |A Ke Bian Cheng Xu Luo Ji Zhen Lie |x 系统设计

• 690 __ |a TP332.1 |v 5

• 690 __ |a TP303 |v 5

• 701 _0 |a 周润景 |A Zhou Run Jing |4 编著

• 701 _0 |a 南志贤 |A Nan Zhi Xian |4 编著

• 701 _0 |a 张玉光 |A Zhang Yu Guang |4 编著

• 801 _0 |a CN |b NMU |c 20180928

• 905 __ |a JHUD |d TP332.1/122=4

• 920 __ |a 242450 |z 1

• 998 __ |a NMU