机读格式显示(MARC)

• 000 00997nam 2200313 450

• 001 0000607349

• 005 20071128093000.0

• 010 __ |a 978-7-5084-4469-7 |d CNY28.00

• 099 __ |a CAL 012007048759

• 100 __ |a 20070425d2007 km y0chiy0120 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字控制系统设计实例 |A Verilog HDL shu zi kong zhi xi tong she ji shi li |f 冼进主编 |g 戴仙金, 潘懿萱编著

• 210 __ |a 北京 |c 中国水利水电出版社 |d 2007

• 215 __ |a 250页 |c 图 |d 26cm

• 225 2_ |a 万水电子技术丛书 |A wan shui dian zi ji shu cong shu

• 320 __ |a 有书目

• 410 _0 |1 2001 |a 万水电子技术丛书

• 606 0_ |a VHDL语言 |A vhdl yu yan |x 程序设计

• 606 0_ |a 数字控制系统 |A shu zi kong zhi xi tong |x 系统设计

• 690 __ |a TP312VH |v 4

• 690 __ |a TP273 |v 4

• 701 _0 |a 冼进 |A xian jin |4 主编

• 702 _0 |a 戴仙金 |A dai xian jin |4 编著

• 702 _0 |a 潘懿萱 |A pan yi xuan |4 编著

• 801 _0 |a CN |b BUPT |c 20070425

• 905 __ |a JHUL |d TP312VH/20