机读格式显示(MARC)
- 010 __ |a 978-7-302-56874-2 |d CNY69.00
- 099 __ |a CAL 012021071480
- 100 __ |a 20210526d2021 em y0chiy50 ea
- 200 1_ |a Verilog HDL算法与电路设计 |A Verilog HDL suan fa yu dian lu she ji |e 通信和计算机网络典型案例 |d = Verilog HDL algorithm and circuit design |e typical examples in communication and computer networks |f 乔庐峰 ... [等] 编著 |z eng
- 210 __ |a 北京 |c 清华大学出版社 |d 2021
- 215 __ |a 253页 |c 图 |d 26cm
- 225 2_ |a 电子信息前沿技术丛书 |A dian zi xin xi qian yan ji shu cong shu
- 304 __ |a 题名页题其余责任者: 陈庆华, 晋军, 续欣, 赵彤
- 314 __ |a 乔庐峰，博士，陆军工程大学通信工程学院教授，硕士生导师。
- 330 __ |a 本书精选了通信、计算机和网络领域9类20余个典型电路, 包括网络接口、存储管理、帧同步、CAM和TCAM、哈希查找、深度包检测、漏桶算法、数据交换单元和SM4加/解密电路, 给出了每个电路的功能说明、算法原理和内部结构, 以及完整的Verilog HDL, 设计代码和仿真验证代码。本书中的所有代码都在FPGA开发环境上进行了实际验证, 可以直接应用于读者的设计实践中, 具有良好的参考价值。
- 410 _0 |1 2001 |a 电子信息前沿技术丛书
- 510 1_ |a Verilog HDL algorithm and circuit design |e typical examples in communication and computer networks |z eng
- 517 1_ |a 通信和计算机网络典型案例 |A tong xin he ji suan ji wang luo dian xing an li
- 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计
- 701 _0 |a 乔庐峰 |A qiao lu feng |4 编著
- 701 _0 |a 陈庆华 |A chen qing hua |4 编著
- 701 _0 |a 晋军 |A jin jun |4 编著
- 801 _0 |a CN |b 百万庄 |c 20210526
- 905 __ |a JHUD |d TP312VH/55