机读格式显示(MARC)

• 000 00969cam0 2200313 450

• 001 0000671304

• 005 20101103155500.0

• 010 __ |a 978-7-115-21132-3 |d CNY49.00

• 099 __ |a CAL 012009147473

• 100 __ |a 20091026d2009 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a 基于Verilog HDL的FPGA设计与工程应用 |A ji yu verilog hdl de fpga she ji yu gong cheng ying yong |f 徐洋 ... [等] 编著

• 210 __ |a 北京 |c 人民邮电出版社 |d 2009

• 215 __ |a 404页 |c 图 |d 24cm

• 314 __ |a 徐洋, 黄智宇, 李彦等编著

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 系统设计

• 606 0_ |a VHDL语言 |A vhdl yu yan |x 程序设计

• 690 __ |a TP332.1 |v 4

• 690 __ |a TP312VH |v 4

• 701 _0 |a 徐洋 |A xu yang |4 编著

• 701 _0 |a 黄智宇 |A huang zhi yu |4 编著

• 701 _0 |a 李彦 |A li yan |4 编著

• 801 _0 |a CN |b BUPT |c 20091026

• 801 _2 |a CN |b TSU |c 20091114

• 905 __ |a JHUD |d TP332.1/82

• 920 __ |a 242450 |z 1