机读格式显示(MARC)
- 010 __ |a 978-7-121-18672-1 |d CNY35.00
- 099 __ |a CAL 012013020227
- 100 __ |a 20130117d2013 em y0chiy50 ea
- 200 1_ |a VHDL数字电路设计教程 |A VHDL shu zi dian lu she ji jiao cheng |d = Circuit design with VHDL |f (巴西) Volnei A. Pedroni著 |g 乔庐峰, 王志功等译 |z eng
- 210 __ |a 北京 |c 电子工业出版社 |d 2013
- 215 __ |a 284页 |c 图 |d 24cm
- 225 2_ |a 国外电子与通信教材系列 |A guo wai dian zi yu tong xin jiao cai xi lie
- 305 __ |a 据Massachusetts Institute of Technology.2004年英文版译出
- 306 __ |a 由MIT Press授权电子工业出版社出版
- 330 __ |a 本书共分为三个基本组成部分, 首先详细介绍VHDL语言的背景知识、基本语法结构和VHDL代码的编写方法; 然后介绍VHDL电路单元库的结构和使用方法, 以及如何将新的设计加入到现有的或自己新建立的单元库中, 以便于进行代码的分割、共享和重用; 最后介绍CPLD和FPGA的发展历史等。
- 410 _0 |1 2001 |a 国外电子与通信教材系列
- 500 10 |a Circuit design with VHDL |A Circuit Design With Vhdl |m Chinese
- 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计 |j 教材
- 606 0_ |a 数字电路 |A shu zi dian lu |x 电路设计 |j 教材
- 701 _1 |a 佩德罗尼 |A pei de luo ni |g (Pedroni, Volnei A.) |4 著
- 702 _0 |a 乔庐峰 |A qiao lu feng |4 译
- 702 _0 |a 王志功 |A wang zhi gong |4 译
- 801 _0 |a CN |b TL |c 20130114
- 905 __ |a JHUD |d TP312VH/46