机读格式显示(MARC)

• 000 01148nam 2200301 450

• 001 0000867818

• 005 20170830111747.0

• 010 __ |a 978-7-5603-6721-7 |d CNY68.00

• 100 __ |a 20170828d2017 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 230000

• 105 __ |a a a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字系统设计 |A Verilog HDL shu zi xi tong she ji |d = Digital design using Verilog HDL |f 王建民, 田晓华, 江晓林编著 |z eng

• 210 __ |a 哈尔滨 |c 哈尔滨工业大学出版社 |d 2017

• 215 __ |a 380页 |c 图 |d 26cm

• 225 2_ |a 电子与信息工程系列 |A dian zi yu xin xi gong cheng xi lie

• 300 __ |a “十二五”国家重点图书出版规划项目

• 320 __ |a 有书目

• 330 __ |a 本书主要内容包括数字电路基础回顾、组合逻辑电路设计、规则时序逻辑电路、有限状态机以及FSMD的设计。

• 410 _0 |1 2001 |a 电子与信息工程系列

• 510 1_ |a Digital design using Verilog HDL |z eng

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计 |x 高等学校 |j 教材

• 690 __ |a TP312 |v 5

• 701 _0 |a 王建民 |A wang jian min |4 编著

• 701 _0 |a 田晓华 |A tian xiao hua |4 编著

• 701 _0 |a 江晓林 |A jiang xiao lin |4 编著

• 801 _0 |a CN |b 武汉新华书店股份有限公司 |c 20170829