MARC状态：审校 文献类型：中文图书 浏览次数：33
- 题名/责任者:
- 基于Quartus Prime的数字系统Verilog HDL设计实例详解/周润景, 李志, 张玉光编著
- 版本说明:
- 第3版
- 出版发行项:
- 北京:电子工业出版社,2018
- ISBN及定价:
- 978-7-121-34898-3/CNY99.00
- 载体形态项:
- 460页:图;26cm
- 丛编项:
- EDA应用技术
- 个人责任者:
- 周润景 编著
- 个人责任者:
- 李志 编著
- 个人责任者:
- 张玉光 编著
- 学科主题:
- 可编程序逻辑器件-系统设计
- 学科主题:
- VHDL语言-程序设计
- 中图法分类号:
- TP332.1
- 中图法分类号:
- TP312VH
- 提要文摘附注:
- 本书以语法与实例结合的方式来讲解可编程逻辑器件的设计方法，软件开发平台为Altera公司的Quartus Prime 16.1 FPGA/CPLD设计软件。介绍了利用Quartus Prime进行数字系统开发的设计流程、设计思想和设计技巧。
全部MARC细节信息>>