MARC状态：审校 文献类型：中文图书 浏览次数：28
- 题名/责任者:
- Verilog HDL数字设计与综合/(美) Samir Palnitkar著 夏宇闻, 胡燕祥, 刁岚松等译
- 出版发行项:
- 北京:电子工业出版社,2004
- ISBN及定价:
- 7-121-00468-2/CNY29.00
- 载体形态项:
- 306页:图;26cm
- 并列正题名:
- Verilog HDL:a guide to digital design and synthesis
- 丛编项:
- 国外电子与通信教材系列
- 个人责任者:
- 帕尔尼卡, S. (Palnitkar, Samir) 著
- 个人次要责任者:
- 夏宇闻 译
- 个人次要责任者:
- 胡燕祥 译
- 个人次要责任者:
- 刁岚松 译
- 学科主题:
- VHDL语言-程序设计
- 中图法分类号:
- TP312VH
- 中图法分类号:
- TP312
- 版本附注:
- 据原书2003年英文版第2版译出
- 出版发行附注:
- 由电子工业出版社和Pearson Education培生教育出版亚洲有限公司合作出版
- 责任者附注:
- 责任者汉译姓取自在版编目: 帕尔尼卡
- 书目附注:
- 有书目
全部MARC细节信息>>