MARC状态：审校 文献类型：中文图书 浏览次数：15
- 题名/责任者:
- VHDL与Verilog HDL比较学习及建模指导/郑亚民, 董晓舟编著
- 出版发行项:
- 北京:国防工业出版社,2008
- ISBN及定价:
- 978-7-118-05779-9/CNY33.00 (含光盘)
- 载体形态项:
- 240页:图;26cm+光盘1片
- 丛编项:
- 可编程逻辑器件快速进阶丛书
- 个人责任者:
- 郑亚民 编著
- 个人责任者:
- 董晓舟 编著
- 学科主题:
- 硬件描述语言-程序设计
- 非控制主题词:
- VHDL Verilog HDL
- 中图法分类号:
- TP312
- 书目附注:
- 有书目 (第238页)
- 提要文摘附注:
- 本书围绕VHDL和Verilog HDL两种硬件描述语言, 系统介绍了相关的语法、技巧和计算机辅助设计软件, 给出大量实例的综合、仿真结果和设计工程。本书的主要内容包括: VHDL的基础知识和语法、Verilog HDL的基础知识和语法、在RTL层次上利用这两种硬件描述语言进行实际建模的方法与技巧、实际设计中常见模块的实例设计, Synplify、ModelSim和Quartus2等常用软件工具的使用方法。
- 使用对象附注:
- 本书可作为高年级本科生和研究生EDA设计方法相关课程的教材
全部MARC细节信息>>